稍微整理了一些笔试题，希望对大家有用
nvidia ASIC design
1. 设计A[9:0]*1101.10111的电路，要求用尽可能少的门
2. 设计地址生成器，要求依次输出以下序列：
0,8,2,10,4,12,...,15,
16,24,18,26,...,31,
32,40,34,42,...,47,
48,56,50,58,...,63,
64,72,66,76,...,79
3. 什么是CTS？为什么要CTS？
4.
5. 四道True or False
6.
7. 问图中clock gating有什么问题？如何改良？
8. 读report_timing的表，回答：
1)是setup time report还是hold time report?
2)时钟频率多少？
9. 温度上升or下降时性能下降，问降低Vdd和降低频率去改良首选那种？why？
10. 详细论述为什么clock gating可以降低功耗?
第一部分5道技术题
前两道verilog的题目,我题都看明白了,但是不太懂,凭借以前上VHDL几节课的经验随便写写一个是给两组code,让你比较哪个好,第二个比第一个多判定一次
always @(count)好像
另一个是优化代码节约硬件成本
第三题是 layout算电流,看看是不是超过一定数值,是不是会引起elctromigration,大概是电子跃迁?我也涂了一点
AMD
2 hardware 10道简答题
1个有缘RC回路的电流方程 us=uc+ dUc/dt *RC ?
常见的计算机总线有什么
sram,dram,sdram,ddr都是什么
串行总线，并行总线哪个更时髦
设计电路，那个判断圆盘旋转方向的题
如何用D-type flip flop设计频域电路
给了一个逻辑表，设计相应的电路